다음 4비트 시프트 레지스터 회로에서 입력신호 Clock, Input이 인가되었을 때, 구간(t4~t5)에서 출력 Q0Q1Q2Q3는? (단, 출력 Q0, Q1, Q2, Q3는 0으로 초기화되어 있고, 게이트에서 전파지연은 없다고 가정한다)
